化学品の市場調査、研究開発の支援、マーケット情報の出版

~ チップレットSiPの基礎とFan Out型パッケージの三次元化を中心に ~

CMCリサーチセミナーのご案内

       開催日時:2020年4月24日(金)13:30~16:30 
       会  場:ちよだプラットフォームスクウェア B1F  → 会場へのアクセス 
            〒101-0054 東京都千代田区神田錦町3-21
       受 講 料:42,000円 + 税    ※ 資料付
             * メルマガ登録者は 37,000円 + 税
             * アカデミック価格は 24,000円 + 税
            パンフレット
 
 ★ アカデミック価格:学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、大学院の教員、学生に限ります。
 ★ 【メルマガ会員特典】2名以上同時申込で申込者全員メルマガ会員登録をしていただいた場合、2人目は無料です(1名価格で2名まで参加可能)。また、3名目以降はメルマガ価格の半額です。※ 他の割引と併用はできません。
 ★ セミナーお申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
 
お申し込み受付中

申込方法

 セミナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。折り返し、聴講券、会場地図、請求書を送付いたします。
 セミナーお申し込み前に必ず  こちら  をご確認ください。

   FAX申込用紙PDF 
 [メルマガ登録者はこちらから]
 弊社のメルマガ登録者は、参加費が10%引きになります。メルマガ登録をされていない方で、登録をご希望の方は、メルマガ登録を行ってから、セミナー参加を、お申込ください。 → メルマガ登録ページ 
 メルマガ登録者のセミナー参加は、下記のカートへの投入によってお申込ください。 また、FAX申込用紙でお申込の場合は、FAX申込用紙のメルマガ登録の項にチェックをお願いします。
   FAX申込用紙PDF 
 ◇◇ メルマガ会員特典での複数名の受講申込みはこちらから ◇◇ 
  2名以上同時申込で、申込者全員メルマガ会員登録をしていただいている場合、2人目は無料です。また、3名目以降はメルマガ価格の半額です。複数名の受講申込みで、メルマガ登録をされていない方がおられる場合には、メルマガ登録を行ってから、セミナー参加を、お申込ください。 → メルマガ登録ページ  セミナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。
    受講者1 (メルマガ価格)   FAX申込用紙PDF 
  受講者2 (受講料無料)   FAX申込用紙PDF 
  受講者3 (受講料半額)   FAX申込用紙PDF 
  受講者4 (受講料半額)   FAX申込用紙PDF 
  受講者5 (受講料半額)   FAX申込用紙PDF 
  * 6名以上の受講については、CMCリサーチまでお問い合わせください。 → お問い合わせページ 
 [アカデミック価格申込者はこちらから]
   FAX申込用紙PDF 
 

講 師

 江澤 弘和 氏  神奈川工科大学・工学部・非常勤講師

【講師経歴】
 1985年に㈱東芝入社後、Siウエーハの高品位化業務を経て、30年以上に亘り半導体デバイスの微細金属プラグや多層配線を中心に、先端半導体デバイスの微細化プロセス開発に従事。並行して、Micro-Bump、再配線、TSV、FOWLP/PLP等の中間領域技術の開発と量産化を推進。
 2011年、同社メモリ事業部へ転籍後、フラッシュメモリの低消費電力化開発に従事。
 2017年、東芝メモリ㈱へ転出。
 2019年9月、同社を定年退職。
 現在、神奈川工科大学・工学部・非常勤講師(電気電子材料・電気回路基礎実験)。
 1985年、京大院・工・磁性物理学講座・修士課程修了。
 2015年、早大院・情報生産システム研究科・先進材料研究室・博士後期課程修了・博士(工学)取得。

【活 動】
 日本金属学会、IEEEに所属。

セミナーの趣旨

 最新のプロセッサ製品は機能別に分割した複数の異種チップとメモリをSiインタポーザやSiPに集積する”チップレット”構造を採用し始め、モジュール性能向上へ拡張する半導体パッケージの役割の変化が顕在化しています。さらに、パネルレベルパッケージプロセスは既存のパッケージ基板、PCB、LCDパネルの業態の変化を促し、新たなエコシステムを構築しつつあります。本セミナーでは、半導体デバイス集積化の基幹技術であるMicro-Bump、再配線、TSV、FOWLP、三次元デバイス積層のプロセスの基礎を再訪し、再配線の微細化、FOWLP/PLPの三次元化の課題を整理しながら、異種デバイスの三次元集積化を見据えた今後の市場動向と技術動向を展望します。

セミナー対象者

 ・最近の先端半導体パッケージのプロセス技術に関心のある方
 ・FOWLP/PLPの開発動向、市場動向に関心のある方
 ・LCDパネル関連の方

セミナーで得られる知識

 ・チップレットSiPの基礎になるBump、再配線、TSV、Fan-Outパッケージプロセスの基礎知識
 ・異種デバイスの三次元集積化プロセスの基礎
 ・FOPLP市場形成の論点整理と技術課題
 ・最近の半導体パッケージの役割を理解するための配線階層を横断する視点

プログラム

  ※ 適宜休憩が入ります。

1. 半導体パッケージの役割の変化
 1.1. 後工程の前工程化
 1.2. 中間領域プロセスによる価値創出事例
 1.3. チップレットSiP

2. 三次元集積化デバイス形成プロセス技術と最新動向
 2.1. 広帯域メモリチップとロジックチップの積層化
  a) Logic-on-DRAM SoCデバイス
  b) InFO POP
  c) 2.5Dインテグレーション
 2.2. 中間領域の基幹プロセスの基礎と留意点
  a) 再配線形成プロセス
  b) マイクロバンプ形成プロセス
  c) TSV形成プロセス(via middle, back side via)
 2.3. 再配線の微細化の課題
  a) 再配線と絶縁樹脂膜の界面
  b) 絶縁樹脂膜の平坦化
  c) LSIダマシン配線と再配線の構造比較

3. Fan-Out型パッケージプロセス技術と最新動向
 3.1. FOWLPプロセスの基礎と留意点
  a) Chip FirstとRDL First
  b) 再構成モールド樹脂基板の反りとチップシフト
  c) プロセスインテグレーション課題
  d) FOWLPのコスト構造参考事例
 3.2. 三次元FOWLPのThrough Mold Interconnect(TMI)
  a) CuピラーTMI
  b) 垂直ワイヤーボンドTMI
  c) 感光性モールドによるTMIと再配線の一括形成

4. Fan-Out Panel Level Package(FOPLP)の課題
 4.1 量産化へ向けて克服すべき課題
 4.2 装置開発事例

5. 半導体パッケージの開発動向及び市場動向
 5.1 三次元集積化開発の動向
  a) Hybrid Panel FOによるメモリ多段積層
  b) ウエーハ積層による異種デバイス集積化
  c) CoWによる異種デバイス集積化
 5.2 最近の市場概観5.3今後の商流と事業主体の変化

6. まとめ Q&A

 

関連図書

        機械・装置

関連セミナー

        機械・エレクトロニクス・コンピュータ