化学品の市場調査、研究開発の支援、マーケット情報の出版

~ 再配線の微細化、チップレット、Siブリッジ、Fan Outパッケージの最前線 ~

CMCリサーチウェビナー【ライブ配信】のご案内

       開催日時:2022年9月6日(火)13:30~16:30 
       受 講 料:44,000円(税込)  * 資料付
          *メルマガ登録者 39,600円(税込)
          *アカデミック価格 26,400円(税込)
         パンフレット

※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
 お申し込み前に、下記リンクから視聴環境をご確認ください。
   → https://zoom.us/test
 ★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
 ★【メルマガ会員特典】2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。
 ★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
 
お申し込み受付中

申込方法

 ウェビナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。
 セミナーお申し込み前に必ず  こちら  をご確認ください。

   FAX申込用紙PDF 
 [メルマガ登録者/新規登録希望者はこちらから]
 弊社のメルマガ会員(登録無料)は、参加費が10%引きになります。
 メルマガ登録者/新規登録者のウェビナー参加は、下記のカートへの投入によってお申込ください。 また、FAX申込用紙でお申込の場合は、FAX申込用紙のメルマガ受信可否「受信する」にチェックをお願いします。
   FAX申込用紙PDF 
 ◇◇ メルマガ会員特典での複数名の受講申込みはこちらから ◇◇ 
 2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。ウェビナー参加のお申込は、お一人ずつ下記のカートへの投入、あるいはFAX用紙にてお願いします。
    受講者1 (受講料半額)   FAX申込用紙PDF 
  受講者2 (受講料半額)   FAX申込用紙PDF 
  受講者3 (受講料半額)   FAX申込用紙PDF 
  * 4名以上の受講については、CMCリサーチまでお問い合わせください。 → お問い合わせページ 
 [アカデミック価格申込者はこちらから]
   FAX申込用紙PDF 
 

講 師

 江澤 弘和 氏  神奈川工科大学・工学部・非常勤講師

【講師経歴】
 1985年 ㈱東芝 入社。30年以上、Si半導体素子、多層配線、Pb-free C4、RDL、Micro Bump、WLP、TSVのプロセス開発、ロジック、CMOSイメージセンサ、メモリの中間領域応用製品開発に従事。
 2017年から東芝メモリ㈱。2019年9月に定年退職。
 2018年より神奈川工科大学・工学部非常勤講師。
 2020年5月から ezCoworks 開発コンサルティング。

【活 動】
 日本金属学会、IEEE に所属。

セミナーの趣旨

 データ通信の大容量高速化とAIの認知深化は経済社会活動の基盤であり、脱炭素社会に向けた持続的成長を支える先端半導体デバイスの開発において、素子の微細化開発だけでなく、チップレット集積、高機能パッケージ開発の比重が大きくなっています。また、Fan Outパッケージの生産形態がウエハレベルからパネルレベルへ拡張し、民生品や車載用途向け半導体モジュールの生産効率向上とサプライチェーン強化に向けて新たなエコシステムが構築されつつあります。本セミナーでは、チップレット、Siブリッジ、Fan Outパッケージの基礎を再訪し、3D集積化プロセスと先進パッケージの現状の課題を整理し、今後の開発動向と市場動向を展望します。

セミナー対象者

 ・ 装置メーカー、材料メーカーの開発部門及びマーケテイング・企画部門の方
 ・ LCDパネル業界の方
 ・ 最近のパッケージに関心のある方
 ・ 「今さら聞けないこと」をお聞きになりたい方

セミナーで得られる知識

 ・ 三次元集積化技術の開発動向
 ・ 三次元集積化プロセスの留意点
 ・ 配線階層を縦断、前工程と後工程を横断する視点

プログラム

               ※ 適宜休憩が入ります。
1.  はじめに
  
2.  中間領域プロセスの新展開

 2.1. 中間領域プロセスの位置付け
 2.2. 中間領域プロセスによる価値創出
  
3.  三次元集積化の基幹プロセスの基礎
 3.1. 2.5Dから3Dチップレットへ推移するLogic Memory integration
 3.2. Micro-Bump・再配線・CoC・TSV・Si Bridge・Hybrid-bondingの要点
 3.3. 再配線の微細化・多層化(SAPの課題とダマシン導入の要否)
  
4.  Fan-Out型パッケージ形成の基礎
 4.1. FOWLPプロセスの現状と課題(材料物性指標・コスト構造事例)
 4.2. Through Mold Interconnect(TMI)による3D Fan-Out integration
  
5.  Panel Level Process(PLP)の進展
 5.1. プロセスの高品位化と量産化の課題
 5.2. Hybrid product scheme
  
6.  おわりに
 市場概観と今後の開発動向
  
7.  Q&A
  
  

関連図書

        機械・装置

関連セミナー/ウェビナー

        機械・エレクトロニクス・コンピュータ