～ チップレットSiPの基礎とFan Out型パッケージの三次元化を中心に ～

＊　本ウェビナーは開催済みです。再開催のご要望があれば、お知らせください。

　　　　　　　　再開催を希望　　　

CMCリサーチウェビナー【ライブ配信】

　　　　　　　開催日時：2021年2月1日（月）13:30～16:30　
　　　　　　　受 講 料：40,000円 + 税　　＊ 資料付
　　　　　　　　　　＊メルマガ登録者　36,000 円 + 税
　　　　　　　　　　＊アカデミック価格　24,000 円 + 税
　　　　　　　　　パンフレット

※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
　お申し込み前に、下記リンクから視聴環境をご確認ください。
　 　→ https://zoom.us/test
　★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
　★【メルマガ会員特典】2名以上同時申込で申込者全員メルマガ会員登録をしていただいた場合、2名目は無料、3名目以降はメルマガ価格の半額です。
　★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。

講　師

　江澤 弘和 氏　　神奈川工科大学・工学部・非常勤講師

【講師経歴】
　1985年に㈱東芝入社後、Siウエーハの高品位化業務を経て、30年以上に亘り半導体デバイスの微細金属プラグや多層配線を中心に、先端半導体デバイスの微細化プロセス開発に従事。並行して、Micro-Bump、再配線、TSV、FOWLP/PLP 等の中間領域技術の開発と量産化を推進。2011年、同社メモリ事業部へ転籍後、フラッシュメモリの低消費電力化開発に従事。
　2017年、東芝メモリ㈱へ転出。2019年9月、同社を定年退職。
　現在、神奈川工科大学・工学部・非常勤講師（電気電子材料・電気回路基礎実験）。1985年、京大院・工・磁性物理学講座・修士課程修了。2015年、早大院・情報生産システム研究科・先進材料研究室・博士後期課程修了・博士（工学）取得。

【活　動】
　日本金属学会、IEEE に所属。

セミナーの趣旨

　最新のプロセッサ製品は機能別に分割した複数の異種チップとメモリをSiインタポーザやSiPに集積する”チップレット”構造を採用し始め、モジュール性能向上へ拡張する半導体パッケージの役割の変化が顕在化しています。さらに、パネルレベルパッケージプロセスは既存のパッケージ基板、PCB、LCDパネルの業態の変化を促し、新たなエコシステムを構築しつつあります。本セミナーでは、半導体デバイス集積化の基幹技術であるMicro-Bump、再配線、TSV、FOWLP、三次元デバイス積層のプロセスの基礎を再訪し、再配線の微細化、FOWLP/PLPの三次元化の課題を整理しながら、異種デバイスの三次元集積化を見据えた今後の市場動向と技術動向を展望します。

セミナー対象者

　・ 最近の先端半導体パッケージのプロセス技術に関心のある方
　・ FOWLP/PLPの開発動向、市場動向に関心のある方
　・ LCDパネル関連の方

セミナーで得られる知識

　・ チップレットSiPの基礎になるBump、再配線、TSV、Fan-Outパッケージプロセスの基礎知識
　・ 異種デバイスの三次元集積化プロセスの基礎
　・ FOPLP市場形成の論点整理と技術課題
　・ 最近の半導体パッケージの役割を理解するための配線階層を横断する視点

プログラム

　　　　　　※ 適宜休憩が入ります。

関連図書

　　　　　　　　機械・装置

関連セミナー/ウェビナー

　　　　　　　　機械・エレクトロニクス・コンピュータ