＊ 本ウェビナーは開催済みです。再開催のご要望があれば、お知らせください。
CMCリサーチウェビナー【ライブ配信】
開催日時：2023年4月6日（木）13：30～16：00
受 講 料：44,000円（税込） ＊ 資料付
＊メルマガ登録者 39,600円（税込）
＊アカデミック価格 26,400円（税込）
パンフレット
※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
お申し込み前に、下記リンクから視聴環境をご確認ください。
→ https://zoom.us/test
★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
★【メルマガ会員特典】2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。
★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
講 師
福島 誉史 氏
東北大学 大学院工学研究科 機械機能創成専攻 准教授
【講師経歴】
2003年3月 横浜国大の物質工学専攻で博士課程を修了。その後、東北大学で1年間ポスドクとして勤務し、3D-ICに関する研究を開始。
2004年に東北大学 バイオロボティクス専攻で助手、助教を経て、2010年に東北大学 未来科学技術共同研究センターで准教授。
現在、東北大学 大学院工学研究科 機械機能創成専攻で准教授。
2016-2017年と2022年には米国 UCLAのHeterogeneous Integrationプロジェクトで客員教員を兼任。
【活 動】
エレクトロニクス実装学会 常任理事、エレクトロニクス実装学会 会誌発行委員 委員長、エレクトロニクス実装学会 システムインテグレーション研究会(3D・チップレット研究会)委員、JST 研究開発戦略センター 第2半導体分野委員会 委員、応物理学会シリコンテクノロジー分科会多層配線システム委員会 委員、ADMETA Plus 2023委員会 委員、IEEE EPS Japan Chapter Treasurer、IEEE EPS Heterogeneous Integration Roadmap Key Contributor、IEEE ECTC Interconnections Committee Member、IEEE CPMT Symposium Japan (ICSJ) Member
セミナーの趣旨
TSVを使わないFOWLP (Fan-Out Wafer-Level Packaging)とTSVを使ったCoWoS (Chip-on-Wafer-on-Substrate)技術の二分化から、両者を融合する技術や新しいインターポーザが続々と登場し、半導体システムの性能をエレクトロニクス実装が握る時代になっている。半田レスのハイブリッド接合技術なども含めて三次元実装・集積化技術の基礎と応用を解説する。
セミナー対象者
・ 3D-ICや半導体パッケージングの動向を理解したい方
・ この分野の技術を復習されたい方
・ 新たにこの分野に参入された方
セミナーで得られる知識
・ 3D-ICの基礎と応用
・ 先端半導体パッケージングの動向
・ 3D-IC/TSV, Siブリッジ、各種インターポーザ、FOWLP技術
・ チップレットとヘテロインテグレーション
プログラム
※ 適宜休憩が入ります。
2. 三次元積層型集積回路(3D-IC)の基礎
2.1 3D-ICの概要と歴史
2.2 3D-ICの分類
2.3 TSV形成技術
2.4 接合・積層技術
2.5 ウエハ薄化技術
2.6 ハイブリッド接合技術
3. 3D-ICの応用と先端半導体パッケージング技術
3.1 三次元イメージセンサ技術
3.2 HBM（High-Bandwidth Memory）技術
3.3 Chip-on-Wafer-on-Substrate (CoWoS)技術
3.4 2.5Dシリコンインターポーザ技術
3.5 2.3D有機インターポーザ技術
3.6 Siブリッジ技術
3.7 チップレット技術
4. Fan-Out Wafer-Level Packaging (FOWLP)
4.1 FOWLPの概要と歴史
4.2 FOWLPの分類（Die-first, RDL-first, InFO）と特徴
4.3 FOWLPの課題
4.4 FOWLPの研究開発動向
5. 世界最大の半導体パッケージング技術国際会議 ECTCの動向