〜 2.5D/3D・チップレットから熱・電源対策、信頼性評価、PFAS対応まで 〜
CMCリサーチウェビナー【ライブ配信】 のご案内
開催日時：2026年11月10日（火）10：30～16:30
受 講 料：55,000円（税込） ＊ 資料付
＊メルマガ登録者 49,500円（税込）
＊アカデミック価格 26,400円（税込）
パンフレット
※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
お申し込み前に、下記リンクから視聴環境をご確認ください。
→ https://zoom.us/test
★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
★【メルマガ会員特典】2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。
★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
お申し込み受付中
申込方法
ウェビナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。
セミナーお申し込み前に必ず こちら をご確認ください。
| FAX申込用紙PDF | ||
| [メルマガ登録者／新規登録希望者はこちらから] 弊社のメルマガ会員（登録無料）は、参加費が10％引きになります。 メルマガ登録者／新規登録者のウェビナー参加は、下記のカートへの投入によってお申込ください。 また、FAX申込用紙でお申込の場合は、FAX申込用紙のメルマガ受信可否「受信する」にチェックをお願いします。 |
||
| FAX申込用紙PDF | ||
| ◇◇ メルマガ会員特典での複数名の受講申込みはこちらから ◇◇ 2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。ウェビナー参加のお申込は、お一人ずつ下記のカートへの投入、あるいはFAX用紙にてお願いします。 |
|||
| 受講者1 （受講料半額） | FAX申込用紙PDF | ||
| 受講者2 （受講料半額） | FAX申込用紙PDF | ||
| 受講者3 （受講料半額） | FAX申込用紙PDF | ||
| ＊ 4名以上の受講については、CMCリサーチまでお問い合わせください。 → お問い合わせページ | |||
| [アカデミック価格申込者はこちらから] | ||
| FAX申込用紙PDF | ||
講 師
蛭牟田 要介 氏 蛭牟田技術士事務所
品質・技術コンサルタント 技術士（機械部門／加工・生産システム・産業機械）
1984～2003：富士通㈱（関係会社出向含）
2003～2009：Spansion Japan㈱
2009～2022：NVデバイス㈱（旧社名 富士通デバイス㈱）
2022.11～：独立技術士
【実 績】
・ 厚労省管轄の九州職業能力開発大学校附属 川内職業能力開発短期大学校(非常勤講師)
・ 鹿児島大学理工学研究科機械工学 片野田研究室主催 鹿児島ハイブリッドロケット研究会（Team KROX）ロケット開発プロジェクト：参画中
・ 半導体後工程関連スポットコンサルテーション：多数
・ 製造品質改善、信頼性向上：コンサルテーション：多数
・ 産業用途向シリコンウェア等の加工プロジェクト：参画中
【専門分野】
半導体後工程・実装、品質・信頼性分野
【研究歴】
・ スーパーコンピュータ向け等ハイエンドのパッケージング技術開発
・ メモリ／ロジックデバイスのLFパッケージング技術全域
・ モバイル向けMCPパッケージング開発と実装接続信頼性向上
・ 特殊用途向けセンサーデバイス、SiP（システムインパッケージ）開発 など
【所属学会】
日本技術士会、日本機械学会、エレクトロニクス実装学会
セミナーの趣旨
半導体パッケージの基礎から、最先端のAI基盤を支える2.5D/3D・チップレット技術までを体系的に網羅した実践的解説書である。製造プロセスや信頼性試験の要諦に加え、現場で直面する不良の発生メカニズムとシャドウモアレや非破壊CT等の最新評価手法を詳解する。さらに、深刻化するPFAS全廃規制への対応や、AIデータセンター向けLow-dk/df材料などの環境・サステナブル技術を明示する。また、超大型パッケージ特有の熱・電源課題（液冷・裏面電源供給）をはじめ、光電融合（CPO）やフィジカルAIを見据えた次世代実装の未来像までを網羅し、半導体パッケージの基礎から、最先端のAI基盤を支える2.5D/3D・チップレット技術までを体系的に解説する。
セミナー対象者
化学、エレクトロニクス、自動車メーカーなど企業の技術者・研究者
プログラム
※ 適宜休憩が入ります。
1.1 実装形態の変遷：SIP・DIPから多ピン・高密度化（SMD、BGA/CSP、FC）への進化
1.2 実装方式の比較：THD（スルーホール）とSMD（表面実装）の特長と基板接合技術
1.3 パッケージ材料の系譜と選定基準： セラミックス、リードフレーム、有機プリント基板
1.4 モア・ザン・ムーア（More than Moore）時代の核心：「単なる保護」から「ダイ限界を打破するシステム性能の要」へ
2 パッケージングプロセス（代表的構造別の製造フロー）
2.1 セラミックスパッケージの製造プロセス：高放熱・高信頼性を実現する成形・焼結・封止
2.2 プラスチック（リードフレーム）パッケージの製造プロセス：量産化を支える標準フロー
2.3 プリント基板（有機Substrate）パッケージの製造プロセス：高密度再配線と多層化技術
2.4 ウエハレベルパッケージ（WLP/PLP）の標準プロセス：ファンアウト（FO）展開へのアプローチ
3 各製造工程（プロセス）の要素技術と歩留まり改善のキーポイント
3.1 前工程（Wafer Process融合）：BG（バックグラインド）、ダイシング、DB（ダイボンディング）、WB（ワイヤボンディング）の超精密制御
3.2 封止・モールド工程：トランスファー／コンプレッションモールドと樹脂流動・ボイド抑制制御
3.3 後工程（Post-Process）：メッキ、切断整形、ボールマウント、シンギュレーション、レーザーマーキング
3.4 バンプ・FC（フリップチップ）接続工程：再配線層（RDL）形成とアンダーフィル（CUF/MUF/NCF）充填技術
3.5 信頼性を担保する試験工程：スクリーニング、バーンイン（BI）、自動外観検査（AOI/AXI）
3.6 輸送・保管工程：ベーキング、トレイ/テーピングと防湿包装（MSL管理）
4 【実務直結】現場で直面する不具合事例と発現メカニズム
4.1 チップクラック：ウエハ薄型化・大面積化に伴う残留応力と破壊強度限界
4.2 ワイヤー断線・ショート： 樹脂注入時の流動（ワイヤーSweep）と熱ストレス
4.3 パッケージの膨れ・割れ（ポップコーン現象）： 吸湿・リフロー時の蒸気圧と界面剥離
4.4 実装基板からの剥離・デラミネーション：熱膨張係数（CTE）ミスマッチと歪み集中
4.5 BGAボール落ち・ソルダジョイント破断：熱疲労、エレクトロマイグレーション、IMC（金属間化合物）成長
5 試作・開発・量産立ち上げにおける評価・解析技術
5.1 破壊試験と接合強度確認：ダイシェア、ワイヤープル、ボールシェア試験の定量評価
5.2 MSL（吸湿・リフロー感度試験）：規格評価基準と事前処理の注意点
5.3 環境・機械的耐久性試験：温度サイクル（TCT）、振動・衝撃試験による寿命予測
5.4 最新非破壊解析技術：SAT（超音波探傷）、X-ray CT、シャドウモアレ（Warpage/反りリアルタイム計測）
5.5 破壊・物理解析アプローチ：開封（デカップ）、断面研磨、SEM/EDX・FIBによるミクロ構造観察
5.6 国際標準ガイドラインの活用：JEITAおよびJEDEC規格の正しい解釈と試験設計への落とし込み
6 環境規制対応とサステナブルパッケージング材料
6.1 鉛フリーはんだ対応：高融点化に伴う熱ストレス克服と接合信頼性
6.2 樹脂難燃剤の技術革新：ハロゲンフリー化と電気・熱特性の高度両立
6.3 迫るPFAS/PFOA全廃規制への対応：構造材料・冷媒・界面活性剤の代替材料開発動向
6.4 AIデータセンターの省電力化に寄与する材料技術：超低誘電（Low-dk/df）基板と高熱伝導封止材
7 AI基盤を支える2.5D/3Dパッケージとチップレット（Chiplet）技術
7.1 2.5D（CoWoS-S/R/L等）および3D（SoIC等）パッケージの構造比較と市場トレンド
7.2 接続技術の不連続点：微細バンプ接続からハイブリッドボンディング（Cu-Cu直接接合）への進化
7.3 製造の要：チップ・インターポーザー間接合とTSV（シリコン貫通電極）の高密度埋め込み技術
7.4 次世代基板の対立軸：有機/シリコンインターポーザーからガラスコア基板（GCS）へのシフト
7.5 AI向け超大型パッケージ特有の歩留まり阻害要因：巨大歪み（Warpage）と局所熱集中（Hotspot）の抑制
8 AI・次世代産業の進化が駆動するパッケージングの未来
8.1 AIデータセンター向け超多ピン・大型パッケージの超高放熱熱マネジメント（TIM1/1.5/2、液冷・浸漬対応）
8.2 フィジカルAI（自動運転・産業用ロボット等）が求める過酷環境（高振・高温・耐候）対応高信頼性設計
8.3 信号伝送限界を突破する光電融合（CPO：Co-Packaged Optics / NPO）実装技術
8.4 超大型AIチップの電源不足を解決するパッケージ内高密度電源供給（IVR/TIV・裏面電源供給統合）