CMCリサーチウェビナー【ライブ配信】のご案内
開催日時：2026年7月3日（金）13:30～16:30
受 講 料：44,000円（税込） ＊ 資料付
＊メルマガ登録者 39,600円（税込）
＊アカデミック価格 26,400円（税込）
パンフレット
※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
お申し込み前に、下記リンクから視聴環境をご確認ください。
→ https://zoom.us/test
★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
★【メルマガ会員特典】2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。
★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
お申し込み受付中
申込方法
ウェビナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。
セミナーお申し込み前に必ず こちら をご確認ください。
| FAX申込用紙PDF | ||
| [メルマガ登録者／新規登録希望者はこちらから] 弊社のメルマガ会員（登録無料）は、参加費が10％引きになります。 メルマガ登録者／新規登録者のウェビナー参加は、下記のカートへの投入によってお申込ください。 また、FAX申込用紙でお申込の場合は、FAX申込用紙のメルマガ受信可否「受信する」にチェックをお願いします。 |
||
| FAX申込用紙PDF | ||
| ◇◇ メルマガ会員特典での複数名の受講申込みはこちらから ◇◇ 2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。ウェビナー参加のお申込は、お一人ずつ下記のカートへの投入、あるいはFAX用紙にてお願いします。 |
|||
| 受講者1 （受講料半額） | FAX申込用紙PDF | ||
| 受講者2 （受講料半額） | FAX申込用紙PDF | ||
| 受講者3 （受講料半額） | FAX申込用紙PDF | ||
| ＊ 4名以上の受講については、CMCリサーチまでお問い合わせください。 → お問い合わせページ | |||
| [アカデミック価格申込者はこちらから] | ||
| FAX申込用紙PDF | ||
講 師
蛭牟田 要介 氏 蛭牟田技術士事務所
品質・技術コンサルタント 技術士（機械部門／加工・生産システム・産業機械）
【講師経歴】
1984～2003：富士通㈱
2003～2009：Spansion Japan㈱
2009～2022：NV デバイス㈱（旧社名 富士通デバイス㈱）
2022.11～：独立技術士
【実績】
・ 九州職業能力開発大学校附属 川内職業能力開発短期大学校(非常勤講師)
・ 鹿児島大学 理工学研究科 機械工学 片野田研究室主催 鹿児島ハイブリッドロケット研究会（Team KROX）ロケット開発プロジェクト：参画中
・ 半導体後工程関連スポットコンサル テーション：多数
・ 製造品質改善、信頼性向上：コンサルテーション：多数
・ 産業用途向シリコンウェア等の加工プロジェクト：参画中
【専門分野】
半導体後工程・実装、品質・信頼性分野
【研究歴】
・ スーパーコンピュータ向け等ハイエンドのパッケージング技術開発
・ メモリ／ロジックデバイスのLFパッケージング技術全域
・ モバイル向けMCPパッケージング開発と実装接続信頼性向上
・ 特殊用途向けセンサーデバイス、SiP（システムインパッケージ）開発
など
【所属学会】
日本技術士会、日本機械学会、エレクトロニクス実装学会
セミナーの趣旨
半導体業界はコロナ禍による半導体不足が発端となって、それまでは単なる部品だったものが、経済の安全保障のキーパーツの一つになりました。半導体の先端テクノロジは2ナノメートルというこれまでとは別次元を目指しています。しかし、多くの半導体は最先端のテクノロジを必要としていない方が大半です。最先端のデバイスではトータル性能をより向上させるために機能別に色々なチップを集めて実装するチップレットの技術開発に向かっている状況にあります。
本セミナーでは半導体後工程の基礎・基本的なパッケージングの各プロセスの技術と開発当時の失敗や苦労、得られた代表的な知見などを講師の経験も踏まえて解説します。
セミナー対象者
化学、エレクトロニクス、自動車メーカーなど企業の技術者・研究者
セミナーで得られる知識
・ 半導体パッケージに対する基礎的な理解
・ 半導体製造プロセスの概要（主にパッケージングプロセス）
・ 半導体パッケージング技術・封止技術とその実際・評価技術、解析技術の実際
・ 2.5D/3Dパッケージングとチップレットについて
プログラム
※ 適宜休憩が入ります。
1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケージ形態が多様化
1.2 THD（スルーホールデバイス）とSMD（表面実装デバイス）
1.3 セラミックスパッケージとプラスチック（リードフレーム）パッケージとプリント基板パッケージ
1.4 AI時代におけるパッケージの役割：単なる保護から「性能の要」へ
2 パッケージングプロセス（代表例）
2.1 セラミックスパッケージのパッケージングプロセス
2.2 プラスチック（リードフレーム）パッケージのパッケージングプロセス
2.3 プリント基板パッケージのパッケージングプロセス
3 各製造工程（プロセス）の技術とキーポイント
3.1 前工程（BG、ダイシング、DB、WB）
3.2 封止・モールド工程（SL、モールド）
3.3 後工程（メッキ、切断整形、ボール付け、シンギュレーション、捺印）
3.4 バンプ・FC（フリップチップ）パッケージの工程（再配線、UF）
3.5 試験工程（代表的な試験、BI、外観検査）
3.6 梱包工程（ベーキング、トレイ・テーピング）
4 過去に経験した不具合
4.1 チップクラック
4.2 ワイヤー断線
4.3 パッケージが膨れる・割れる
4.4 実装後、パッケージが剥がれる
4.5 BGAのボールが落ちる・破断する
5 試作・開発時の評価、解析手法の例
5.1 破壊試験と強度確認 /
5.2 MSL（吸湿・リフロー試験）
5.3 機械的試験と温度サイクル試験
5.4 SAT（超音波探傷）、XRAY（CT)、シャドウモアレ
5.5 開封、研磨、そして観察
5.6 ガイドラインはJEITAとJEDEC
6 RoHS、グリーン対応とサステナビリティ
6.1 鉛フリー対応
6.2 樹脂の難燃材改良
6.3 PFAS/PFOAフリーが次の課題
6.4 AIデータセンターの電力消費削減に貢献するパッケージ材料
7 AI基盤を支える2.5D/3Dパッケージとチップレット技術
7.1 2.5D（CoWoS等）・3Dパッケージの構造
7.2 ハイブリッドボンディングと微細バンプ接続
7.3 製造のキーはチップとインターポーザー間接合とTSV（シリコン貫通電極）
7.4 基板とインターポーザーの進化（シリコンからガラス基板へ）
7.5 AI向け大面積パッケージ特有の不具合（反り、局所熱応力）
8 AIの進化とパッケージングの未来（新設項目）
8.1 AIデータセンター向け超多ピン・大型パッケージの熱マネジメント
8.2 フィジカルAI（自動運転・ロボット）に求められる高信頼性・耐環境性
8.3 光電融合（CPO：Co-Packaged Optics）技術とAI通信の高速化
8.4 AIを支える電源供給技術（Power Delivery）とパッケージ内統合