CMCリサーチウェビナー【ライブ配信】 のご案内
開催日時：2025年6月26日（木）10：30～16:00
受 講 料：55,000円（税込） ＊ 資料付
＊メルマガ登録者 49,500円（税込）
＊アカデミック価格 26,400円（税込）
パンフレット
※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
お申し込み前に、下記リンクから視聴環境をご確認ください。
→ https://zoom.us/test
★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
★【メルマガ会員特典】2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。
★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
お申し込み受付中
申込方法
ウェビナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。
セミナーお申し込み前に必ず こちら をご確認ください。
| FAX申込用紙PDF | ||
| [メルマガ登録者／新規登録希望者はこちらから] 弊社のメルマガ会員（登録無料）は、参加費が10％引きになります。 メルマガ登録者／新規登録者のウェビナー参加は、下記のカートへの投入によってお申込ください。 また、FAX申込用紙でお申込の場合は、FAX申込用紙のメルマガ受信可否「受信する」にチェックをお願いします。 |
||
| FAX申込用紙PDF | ||
| ◇◇ メルマガ会員特典での複数名の受講申込みはこちらから ◇◇ 2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。ウェビナー参加のお申込は、お一人ずつ下記のカートへの投入、あるいはFAX用紙にてお願いします。 |
|||
| 受講者1 （受講料半額） | FAX申込用紙PDF | ||
| 受講者2 （受講料半額） | FAX申込用紙PDF | ||
| 受講者3 （受講料半額） | FAX申込用紙PDF | ||
| ＊ 4名以上の受講については、CMCリサーチまでお問い合わせください。 → お問い合わせページ | |||
| [アカデミック価格申込者はこちらから] | ||
| FAX申込用紙PDF | ||
講 師
池永 和夫 氏
サクセスインターナショナル㈱ 半導体セミナーの講師、コンサルタント
【講師経歴】
ソニー㈱ 入社後、半導体パッケージの開発、生産に従事。ハイブリッド事業部 事業部長、半導体関連会社役員を担当。
ソニー㈱ 退社後、サクセスインターナショナル㈱に入社し、半導体セミナーの講師、コンサルタントに従事する。
【活 動】
半導体産業人協会主催・半導体入門講座・半導体ステップアップ講座の「半導体パッケージング技術」の講師を担当。
セミナーの趣旨
パッケージに求められる機能およびパッケージの種類の変遷について解説し、またパッケージの製作プロセスの説明とその課題について解説する。さらに最近のパッケージ動向としてSiP、WLP、FOWLP、TSV技術などを例に解説する。
セミナー対象者
パッケージ技術に関する若手技術者、装置メーカー、材料メーカーの技術および営業担当者、マーケティング担当者など。
また、広く半導体関連の技術、知識を習得したい人。
セミナーで得られる知識
パッケージに求められる機能を理解し、パッケージ技術の変遷とその要素技術に関する知識とパッケージに関する品質管理の知識が得られる。それにより、パッケージの形状、工程の意味と関連性が深く理解できるようになる。
また、最新のパッケージ技術の課題を把握する事により将来のパッケージ開発、材料・装置開発などに役立てることが出来る。
また、異業種間でのコミュニケーションを図ることが出来るようになる。
プログラム
※ 適宜休憩が入ります。
1-1. パッケージに求められる機能
1-2. パッケージの変遷と種類
1-3. パッケージの構造と接続法
2. パッケージの各組み立て工程（後工程）の特徴・ポイントと課題およびその対策
2-1. バックグラインディング工程
2-2. ダイシング工程
2-3. ダイボンディング工程
2-4. ワイヤボンディング工程
2-5. モールド封止工程
2-6. バリ取り・端子めっき工程
2-7. トリム＆フォーミング工程
2-8. マーキング工程
2-9. 測定工程
2-10. 梱包工程
3. パッケージの品質
4. パッケージの技術動向と各技術の特徴・課題
4-1. パッケージの電気特性と多ピンパッケージ
4-2. WLP (Wafer level Package)
4-3. FOWLP (Fan- Out Wafer level Package)
4-4. SiP (System in Package)
4-5. TSV (Through Silicon Via)
4-6. チップレット化と三次元パッケージ
5. まとめ