～ チップ積層, 再配線, Si/Organic/Glassインターポーザ, Bridge, Fan-Outパッケージの基礎と今後の課題 ～
CMCリサーチウェビナー【ライブ配信】 のご案内
開催日時：2025年6月19日（木）13:30～16:30
受 講 料：44,000円（税込） ＊ 資料付（PDFにて配布予定）
＊メルマガ登録者 39,600円（税込）
＊アカデミック価格 26,400円（税込）
パンフレット
※ 本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
お申し込み前に、下記リンクから視聴環境をご確認ください。
→ https://zoom.us/test
★ アカデミック価格:学校教育法にて規定された国、地方公共団体および学校法人格を有する大学、大学院の教員、学生に限ります。
★【メルマガ会員特典】2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。
★ お申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
お申し込み受付中
申込方法
ウェビナー参加のお申込は、下記のカートへの投入、あるいはFAX用紙にてお願いします。
セミナーお申し込み前に必ず こちら をご確認ください。
| FAX申込用紙PDF | ||
| [メルマガ登録者／新規登録希望者はこちらから] 弊社のメルマガ会員（登録無料）は、参加費が10％引きになります。 メルマガ登録者／新規登録者のウェビナー参加は、下記のカートへの投入によってお申込ください。 また、FAX申込用紙でお申込の場合は、FAX申込用紙のメルマガ受信可否「受信する」にチェックをお願いします。 |
||
| FAX申込用紙PDF | ||
| ◇◇ メルマガ会員特典での複数名の受講申込みはこちらから ◇◇ 2名以上同時申込かつ申込者全員メルマガ会員登録をしていただいた場合、1名あたりの参加費がメルマガ会員価格の半額となります。ウェビナー参加のお申込は、お一人ずつ下記のカートへの投入、あるいはFAX用紙にてお願いします。 |
|||
| 受講者1 （受講料半額） | FAX申込用紙PDF | ||
| 受講者2 （受講料半額） | FAX申込用紙PDF | ||
| 受講者3 （受講料半額） | FAX申込用紙PDF | ||
| ＊ 4名以上の受講については、CMCリサーチまでお問い合わせください。 → お問い合わせページ | |||
| [アカデミック価格申込者はこちらから] | ||
| FAX申込用紙PDF | ||
講 師
江澤 弘和 氏 神奈川工科大学・工学部・非常勤講師
【講師経歴】
㈱東芝で、30年以上、Si半導体デバイス、多層配線、Pb-free C4、Micro-Bump、RDL、TSV、WLPのプロセス開発、先端ロジック、CMOSイメージセンサ、メモリの中間領域応用製品の開発に従事。
2017年から東芝メモリ㈱。2019年9月に定年退職。
2018年より神奈川工科大学・非常勤講師。
2020年5月から個人コンサルティング事業（ezCoworks）運営。
【活動】
日本金属学会、IEEEに所属。
セミナーの趣旨
広範な産業分野で急進的な利活用が浸透しつつあるAIの市場成長のためには、最先端半導体デバイスのパッケージ技術の高品位化によるシステムレベル性能向上だけでなく、先端、非先端デバイスのMix&Matchによる多様なシステムモジュールをTime-to-Marketに供給するエコシステムの確立が不可欠です。異種デバイスの3D集積化は材料、装置、設計、テストを含む境界領域相互の地道な開発の上に成立する技術であり、国内関連産業の優位性に期待が集まっています。本セミナーでは、2.5Dから3D集積化へ進展した開発経緯の整理と主要基幹プロセスの基礎の再訪を中心に、「深化」を続ける先進パッケージの今後の動向を展望します。
セミナー対象者
・ 今さら聞けない基礎の再確認をしたい中堅技術者の皆様
・ 先進半導体パッケージの動向に関心のある営業マーケティングの皆様
・ LCDパネル関連メーカーで半導体パッケージに関心のある皆様
セミナーで得られる知識
・ 後工程の前工程化、技術階層を横断するプロセス開発の視点
・ 3D集積化プロセスの基礎
プログラム
※ 適宜休憩が入ります。
・CoWoSとWafer Scale Integration
・Chiplet integration
2. 中間領域技術の進展と「後工程」の高品位化
3. 三次元集積化プロセスの基礎
3-1. デバイス性能向上
･ TSV再訪(HBM, BSPDN)
･ Wafer level Hybrid Bonding (CIS, NAND)
･ CoW Hybrid Bonding (異種チップ積層, SRAM増強)
3-2. システムレベル性能向上
･ Logic-on-memory積層SoC再訪(RDL, Micro- bumping, チップ積層導入の原点)
･ 2.5D integration on Si/Organic interposer
･ Si Bridge (レティクルサイズ制約からの解放)
･ RDL微細化と多層化(SAP延命? Damascene導入?)
4. Fan-Out(FO)型パッケージプロセスの基礎
・ 市場浸透の現状
・ FOプロセスと材料の選択肢拡大
・ Through mold interconnect(TMI)よる三次元FOの民主化
・ PLPの高品位化開発の課題
5. 今後の開発動向と市場動向
・ マスクレス露光
・ Glassインターポーザ/Glass基板, Co-Packaged Opticsの話題と課題
・ パッケージ市場の動向
6. Q&A